Приглашаем в свою команду Разработчика на ПЛИС FPGA Middle.
ООО "САБЭП" - инжиниринговая компания. Разработка и производство устройств цифровой обработки сигналов в реальном времени, систем связи и телекоммуникации.
Необходим человек с опытом и инициативным подходом к делу.
Чем предстоит заниматься:
- Проектирование архитектуры аппаратных модулей, IP-ядер и FPGA-проектов, их имплементация, верификация и сопровождение;
- Реализация алгоритмов по цифровой обработке сигналов;
- Разработка и отладка FPGA-проектов для Xilinx FPGA;
- Разработка функциональных тестов в среде Verilator;
- Поддержка существующих продуктов;
- Написание документации на разрабатываемые аппаратно-программные средства.
Опыт кандидата:
- Разработка в сфере ПЛИС от 3 лет.
- Опыт разработки на C\C++.
- Опыт работы с цифровой обработкой сигналов.
- Уверенное владение языком Verilog/SystemVerilog (предпочтительно применение SystemVerilog).
- Знание языка tcl, достаточное для взаимодействия с Vivado.
- Опыт работы с Xilinx Vivado в gui и batch режиме (project/non-project flow).
- Желателен опыт разработки драйверов для IP-ядер.
Условия:
- График работы 5/2, выходные суббота и воскресенье, гибкое начало рабочего дня;
- Офис в 15-ти минутах пешком от ст. метро Московская;
- Официальное оформление в соответствии с ТК РФ, стабильная официальная заработная плата в полном объёме с выплатами 2 раза в месяц, премии за достижения в работе по проектам;
- Премия по окончании календарного года («13-я зарплата»);
- Бесплатная парковка для работников;
- ДМС по окончании испытательного срока;
- Работа в дружном коллективе;
- Испытательный срок – до 3х месяцев;
- Заработная плата конкурентная, зависит от Ваших навыков и квалификации.